Nehmen wir an, wir betrachten einen DRAM mit typischen Timing-Parametern (die interessanten sind unten aufgeführt) mit Lese- und Schreiblatenzen von ~20-50 Nanosekunden. Wie würde man die Timing-Parameter ändern, um die Lese- und Schreiblatenzen des DRAM zu erhöhen? Nehmen wir genauer an, wir wollten Lese- und Schreiblatenzen von ~1 Mikrosekunde. Die Parameter, mit denen ich arbeiten muss, sind die folgenden (wenn andere wichtig sind und nicht aufgeführt sind, erwähnen Sie sie bitte; alle unwichtigen oder unsinnigen Parameter können ignoriert werden):
* tCCD = CAS to CAS command delay (always = half of burst length)
* tRRD = Row active to row active delay
* tRCD = RAW to CAS delay
* tRAS = Row active time
* tRP = Row precharge time
* tRC = Row cycle time
* CL = CAS latency
* WL = Write latency
* tWTR = Write to read delay
Der Grund für meine Frage ist, dass ich eine kleine Simulation durchführen möchte, um die Auswirkungen unterschiedlicher Latenzen beim Speicherzugriff auf die Programmleistung bei verschiedenen Speicherzugriffsmustern zu untersuchen. Meine Kenntnisse über Speicherhardware sind bedauerlicherweise begrenzt; angesichts der oben genannten Parameter denke ich, dass die Speicherlatenz für einen einzelnen Zugriff etwa tRAS + CL zum Auswählen einer Zeile/Spalte plus WL betragen würde? Ich entschuldige mich wirklich, wenn dies keine gängigen Zeitparameter sind. Vielen Dank im Voraus!
BEARBEITEN:
Wenn ich es mir recht überlege: Wenn ich einen Satz von Timing-Parametern p1, p2, ..., pN mit bekannter Lese-/Schreiblatenz X habe, kann ich dann einen neuen Satz von Parametern p1', p2', ..., pN' für eine gewünschte Lese-/Schreiblatenz Y > X erhalten, indem ich p1' = (Y/X)p1, p2' = (Y/X)p2, ..., pN' = (Y/X)pN nehme? Das sollte ich wohl tun, denn wenn Lese-/Schreiblatenzen eine lineare Kombination der zugrunde liegenden DRAM-Timing-Parameter sind, sollte ich in der Lage sein, die Parameter einfach zu skalieren und eine entsprechende Skalierung der abgeleiteten Werte zu erhalten... oder?