Digamos que estamos viendo una DRAM con parámetros de tiempo típicos (los de interés se enumeran a continuación) con latencias de lectura y escritura de ~20-50 nanosegundos. ¿Cómo se cambiarían los parámetros de tiempo para aumentar las latencias de lectura y escritura de la DRAM? Específicamente, digamos que queremos latencias de lectura y escritura de ~1 microsegundo. Los parámetros con los que tengo que trabajar son los siguientes (si otros son importantes y no figuran en la lista, menciónelos; cualquiera de estos que no sean importantes o que no tengan sentido se pueden ignorar):
* tCCD = CAS to CAS command delay (always = half of burst length)
* tRRD = Row active to row active delay
* tRCD = RAW to CAS delay
* tRAS = Row active time
* tRP = Row precharge time
* tRC = Row cycle time
* CL = CAS latency
* WL = Write latency
* tWTR = Write to read delay
La razón por la que pregunto es que quiero hacer una pequeña simulación para investigar el efecto de las diferentes latencias de acceso a la memoria en el rendimiento del programa para varios patrones de acceso a la memoria. Mi conocimiento sobre el hardware de memoria es lamentablemente limitado; Dados los parámetros anteriores, creo que la latencia de memoria para un acceso único sería algo así como tRAS + CL para seleccionar una fila/columna, más WL. Realmente me disculpo si estos no son parámetros de tiempo comunes. ¡Gracias de antemano!
EDITAR:
Ahora que lo pienso, si tengo un conjunto de parámetros de tiempo p1, p2, ..., pN, con una latencia de lectura/escritura X conocida, ¿puedo obtener un nuevo conjunto de parámetros p1', p2', ..., pN' para una latencia de lectura/escritura deseada Y > X tomando p1' = (Y/X)p1, p2' = (Y/X)p2, ..., pN' = (Y/X)pN? Parece que debería hacerlo, ya que si las latencias de lectura/escritura son una combinación lineal de parámetros de sincronización de DRAM subyacentes, debería poder simplemente escalar los parámetros y obtener una escala equivalente en las cantidades derivadas... ¿verdad?