Direccionamiento SDRAM

Question

¿Cómo el controlador de memoria asigna la dirección lineal proporcionada por la CPU al esquema de direccionamiento SDRAM? Supongo que es algo como:

0x0 - rango 1, banco0, fila 0, columna 0

0x8 - rango 1, banco0, fila 0, columna 1

.

.

.

(fila 0 máx.)

0xn - rango 1, banco 0, fila 1, columna 0

0xn+8 rango 1, banco 0, fila 1, columna 1

.

.

.

(banco 0 máx.)

0xm rango 1, banco 1, fila 0, columna 0

0xm+8 rango 1, banco 1, fila 0, columna 1

etc.

¿Están los datos (palabras) dispersos en los 8 IC-s del módulo de memoria como t?su (es decir, al escribir una palabra en el rango 1, banco 0, fila 0: LSByte se escribe en IC0 banco 0, fila 0, columna 0, LSByte + 1 en IC1, banco 0, fila 0, columna 0... MSByte en IC7, banco 0, fila 0, columna 0)?

Answer 1

Depende de cómo se construyó el módulo específico. La fila total debe ser de 64 bits, pero se puede distribuir en 8 chips de 8 bits, o 4 chips de 16 bits, etc. Esta configuración depende del fabricante y no es visible para la CPU.