Consideremos una caché asociativa de conjuntos de cuatro vías, como ésta: [ ![figura 5.18]](https://i.stack.imgur.com/sLRBT.png)
figura 5.18 de Organización y diseño de computadoras (David A. Patterson y John L. Hennessy), sección 5.4.
Como puede ver, este caché tiene un puerto de lectura pero no un puerto de escritura. Me preguntaba si podrían ayudarme a descubrir cómo se implementaría dicho puerto en este caché asociativo de conjuntos.
No creo que el método de escritura sea relevante aquí, porque estoy interesado en cómo un procesador MIPS o su unidad de administración de memoria escribiría en la caché, pero si me equivoco, digamos que esta caché usa el método de escritura diferida para escribir. datos a la memoria principal.
El libro del que tomé la foto también dice que los cachés, más bien, las SRAM solo tienen un puerto de acceso que proporciona lectura y escritura.
Gracias.