ECC DRAM은 비트 플립(즉, 우주선 등에 의해 유발됨)을 방지하는 데 도움이 됩니다. 그렇지 않으면 감지되지 않습니다. 정말 훌륭하고 비 ECC를 교체하기 위해 즉시 일부를 주문하고 싶었습니다. 하지만....
... 제 생각에는 쉽지 않은 것 같습니다. 실제로 이를 지원하는 보드 + CPU가 필요합니다. 그렇죠?
그렇다면 왜 그런지 궁금합니다. (n-레벨) 패리티 비트 검사에는 메모리 모듈에서 효과적으로 사용할 수 있는 것보다 더 많은 메모리가 필요하지만(ECC 검사를 허용하는 중복성을 위해) 모든 정보를 가진 모듈이 자체적으로 다음 작업을 수행할 수 있다고 생각할 수도 있습니다. ECC 오류 수정?
거기에서 CPU는 어떤 역할을 하게 될까요?
- 오류가 수정 가능하다면 모듈에 의해 투명하게 수정되어야 합니다. 그렇죠?
- 오류가 감지되었지만 수정할 수 없는 경우에만 오류가 발생했음을 플래그/알림/알림과 같이 CPU와 상호 작용해야 할 이유가 있습니다.
답변1
그러나 모든 정보를 가지고 있는 모듈이 스스로 ECC 오류 수정을 수행할 수 있다고 생각할 수도 있습니까?
이론적으로는 그렇습니다.
거기에서 CPU는 어떤 역할을 하게 될까요?
CPU 코어 자체의 경우: 없음.
그러나 이는 일반적으로 메모리 컨트롤러에서 수행되며 최신 CPU에서는 메모리 컨트롤러가 CPU 다이의 일부입니다. 따라서 모든 실용적인 목적을 위해서는 이제 ECC 가능 CPU가 필요합니다.
오류가 감지되었지만 수정할 수 없는 경우에만 오류가 발생했음을 플래그/알림/알림과 같이 CPU와 상호 작용해야 할 이유가 있습니다.
이런 일이 발생합니다. 그것은MCE수정 불가능한 읽기 오류를 감지한 경우.