이론으로 이동하여(그리고 비트 시간, 명령 속도 및 주기 시간은 모두 사양의 일부이며 ddr4-xxx라고 주장하는 모든 구성 요소에 대해 true이고 항상 동일해야 합니다. 만약 그들이 수정되고 싶습니다) 그렇지 않습니다), 우리는 다음을 가지고 있습니다:
| 유형 | 데이터 속도 | 비트 시간 | 명령 속도 | 사이클 시간 | CAS 대기 시간 | 첫 번째 단어(ns) | 네 번째 단어(ns) | 여덟 번째 단어(ns) |
|---|---|---|---|---|---|---|---|---|
| DDR4-3200 | 3200MT/초 | .313ns | 1600MHz | .626ns | 21 | 13.15 | 14.09 | 15.34 |
| DDR4-2666 | 2666MT/초 | .375ns | 1333MHz | .750ns | 11 | 8.25 | 9.38 | 10.88 |
이는 2666 CAS 11이 원시 ns 타이밍으로 거의 두 배 더 빠를 수 있음을 보여줍니다.
이것이 사실입니까? 이론의 일부를 생략하고 있습니까? 누군가 그것을 직접 관찰했거나 실제 응용 프로그램에서 비슷한 것을 측정한 신뢰할 수 있는 출처를 아는 사람이 있었습니까?
답변1
관련이 없는 방식으로 대기 시간과 전체 모듈 속도를 비교하고 있습니다.
물론 초기 요청의 ns 타이밍은 CAS 대기 시간이 낮을수록 더 빨라질 수 있지만 요즘 메모리는 일반적으로 더 큰 블록으로 데이터를 전송하므로 초기 대기 시간 적중은 상대적으로 무시할 수 있습니다.
그만큼선택RAM에 있는 주소의 속도는 느려질 수 있지만 더 빠른 RAM의 주파수가 높을수록 실제 데이터 전송이 더 빠르게 발생한다는 의미입니다.
"첫 번째 단어(ns)" 시간은 5ns 더 느릴 수 있지만 대략적으로 계산하면 더 빠른 모듈은 연속으로 80비트만 전송하면 됩니다(비트 시간 사용: 5ns ¼ (0.375 - 0.313) = 80.64). 그 초기 지연에 대해.
기본 버스트 크기는 8개의 64비트 단어이며, 초당 더 많은 읽기/쓰기 명령을 보내면 더 높은 대역폭이 달성됩니다.
따라서 기본 전송 단위는 여러 요청과 효율적인 사용을 통해 80비트보다 훨씬 길어질 수 있습니다.
대기 시간은 초기 요청 속도를 늦추고 메모리 주소 선택 속도에 영향을 미치지만 실제 대량 전송은 고속 모듈에서 훨씬 더 높습니다.
더 높은 벌크 대역폭과 더 빠른 신호 전달을 달성하기 위해 모듈의 내부 복잡성이 증가해 왔습니다. 단점은 복잡성으로 인해 대기 시간이 추가되지만 거의 항상 보상된다는 것입니다.
이렇게 생각해보세요:
시스템의 메모리에는 읽기 시 초기 지연이 있습니다. 항상 특정 블록 크기를 전송하고 기본적으로 주소 라인 변경에 관계없이 해당 전송을 수행한다는 것을 알고 나면 주소를 변경하여 원하는 다음 바이트 세트를 설정할 수 있습니다.
메모리 뱅크 또는 버퍼가 있는 내부 설정에 따라 대기 시간 측면에서 거의 0에 가까운 비용으로 다음 전송을 위한 설정을 기본적으로 설정할 수 있습니다. 이론적으로 데이터는 바로 사용할 수 있습니다.
이전 전송 뒤에 대부분 숨겨진 대기 시간을 사용하여 "지금 하고 있는 일, 다음 작업"이라는 지속적인 체인을 만들 수 있습니다. 스마트한 전자 장치는 더 높은 주파수에서 더 높은 전송 속도를 달성할 수 있습니다.그리고더 높은 대기 시간.
"느린" 모든 것이 실제로 느린 것은 아닙니다.