Endereçamento SDRAM

Question

Como o controlador de memória mapeia o endereço linear fornecido pela CPU para o esquema de endereçamento SDRAM? Eu acho que é algo como:

0x0 - classificação 1, banco0, linha 0, coluna 0

0x8 - classificação 1, banco0, linha 0, coluna 1

.

.

.

(linha 0 no máximo)

0xn - classificação 1, banco 0, linha 1, coluna 0

0xn+8 classificação 1, banco 0, linha 1, coluna 1

.

.

.

(banco 0 máx.)

0xm classificação 1, banco 1, linha 0, coluna 0

0xm+8 classificação 1, banco 1, linha 0, coluna 1

etc.

Os dados (palavra) estão espalhados por todos os 8 IC-s no módulo de memória como tdele (ou seja, ao escrever a palavra na classificação 1, banco 0, linha 0: LSByte é gravado no IC0 banco 0, linha 0, coluna 0, LSByte + 1 em IC1, banco 0, linha 0, coluna 0 ... MSByte em IC7, banco 0, linha 0, coluna 0)?

Answer 1

Depende de como o módulo específico foi construído. A linha total deve ser de 64 bits, mas pode ser espalhada por 8 chips de 8 bits ou 4 chips de 16 bits, etc. Esta configuração fica por conta do fabricante e não é visível para a CPU.