假設我們正在研究具有典型時序參數（下面列出了感興趣的參數）且讀寫延遲約為 20-50 奈秒的 DRAM。如何改變時序參數來導致 DRAM 的讀寫延遲增加？具體來說，假設我們希望讀寫延遲約為 1 微秒。我必須使用的參數如下（如果其他參數很重要但未列出，請提及它們；任何不重要或沒有意義的參數都可以忽略）：
* tCCD = CAS to CAS command delay (always = half of burst length)
* tRRD = Row active to row active delay
* tRCD = RAW to CAS delay
* tRAS = Row active time
* tRP = Row precharge time
* tRC = Row cycle time
* CL = CAS latency
* WL = Write latency
* tWTR = Write to read delay
我問的原因是我想做一個小型模擬來研究不同記憶體存取延遲對各種記憶體存取模式的程式效能的影響。我對記憶體硬體的了解非常有限；考慮到上面的參數，我認為單次存取的記憶體延遲會類似於 tRAS + CL 來選擇行/列，再加上 WL？如果這些不是常見的時序參數，我真的很抱歉。先致謝！
編輯：
想一想，如果我有一組時序參數 p1, p2, ..., pN，並且知道讀/寫延遲 X，我可以得到一組新的參數 p1', p2', ..., pN' 對於所需的讀/寫延遲Y > X，取p1' = (Y/X)p1, p2' = (Y/X)p2, ..., pN' = (Y/X)pN ？看來我應該這樣做，因為如果讀/寫延遲是底層 DRAM 時序參數的某種線性組合，我應該能夠簡單地縮放參數並獲得派生數量的等效縮放......對嗎？