我有一個 FPGA 透過 Arista 交換器連接到 Linux x86。 FPGA 到 Arista 連結是 10 Gb 以太網,Arista 到 x86 連結是 1 Gb 乙太網路。
由於某種原因,當我從 FPGA 盡可能快地「突發」發送 10 個資料包時,它們到達 x86 時是亂序的。我在一個隔離的進程中使用 tcpdump 來確定接收到的資料包的順序。
Linux 核心是否有可能負責資料包的混洗,或者 Linux 核心是否尊重 1Gb 介面提供的順序?
我有一個 FPGA 透過 Arista 交換器連接到 Linux x86。 FPGA 到 Arista 連結是 10 Gb 以太網,Arista 到 x86 連結是 1 Gb 乙太網路。
由於某種原因,當我從 FPGA 盡可能快地「突發」發送 10 個資料包時,它們到達 x86 時是亂序的。我在一個隔離的進程中使用 tcpdump 來確定接收到的資料包的順序。
Linux 核心是否有可能負責資料包的混洗,或者 Linux 核心是否尊重 1Gb 介面提供的順序?