L1/L2/L3 cpu 快取記憶體與 RAM 分配的尋址是如何完成的?

L1/L2/L3 cpu 快取記憶體與 RAM 分配的尋址是如何完成的?

隨著 cpu 上的快取大小增加,它與 RAM 相比是如何管理的?在製作應用程式時是否需要考慮以確保充分利用緩存,還是完全在硬體層級?

答案1

開發軟體時需要考慮許多有關快取利用率的因素。這麼多,我能做的就是指向這篇文章。

https://software.intel.com/en-us/articles/software-techniques-for-shared-cache-multi-core-systems

就高速緩存與 RAM 而言,CPU 高速緩存只是將經常使用的資料儲存在 CPU 上,這將允許比從 RAM 傳輸資料更快的存取速度。請參閱 ars technica 文章第 2 頁,以取得延遲時間的表格。這是一本很棒的書。

http://arstechnica.com/gadgets/2002/07/caching/

相關內容